DSDAC1.0 to wysoko wydajny przetwornik audio DAC oparty na teorii DSD (Direct Stream Digital). Jest zupełnie inny od zwykłych przetworników DAC, ponieważ wykorzystuje wiele oryginalnych technologii. Nie używa konwencjonalnych układów scalonych do konwersji cyfrowo-analogowej, ale FPGA oraz osobnych komponentów do przetwarzania cyfrowego. DSDAC1.0 może zwiększyć częstotliwość wszystkich danych wejściowych, w tym PCM lub dsd64, do dsd1024. Jeśli dane wejściowe są wyższe niż dsd128, można je także bezpośrednio wyjściowoć bez zwiększania częstotliwości. Algorytm zwiększania częstotliwości DSD to bardzo złożony proces matematyczny, ale DSDAC1.0 radzi sobie z nim znakomicie. Rok po wprowadzeniu modelu standardowego, wprowadzono model super clock, co dodało jeszcze więcej wydajności.

1. **Tło badawcze**

   Technologia kodowania dźwięku DSD jest niemal idealna, choć wiąże się z wieloma barierami technicznymi. Wyjątkowy urok dźwięku DSD przyciąga wielu ludzi, a miłośnicy muzyki wykazują duże zainteresowanie DSD od ostatniej dekady. Obecnie na całym świecie wydano ponad 10 000 albumów muzycznych w formacie SACD, co stanowi cenny zasób muzyczny dla ludzkości. Aby wykorzystać jego potencjał, wielu ludzi nieustannie pracuje nad jego rozwojem, a my jesteśmy jednymi z nich.

   Ze względu na ograniczoną przestrzeń na dysku, SACD korzysta z formatu dsd64 o niższej częstotliwości. Dokładność dsd64 w konwersji DA jest niska, a po procesie DA pojawia się zakłócenie poza pasmem (szum powyżej 23 kHz). Dlatego większość odtwarzaczy SACD musi przekształcić dsd64 na PCM przed konwersją DA. Ten sposób osłabia zalety DSD i był jednym z głównych powodów, dla których SACD przegrał rywalizację z CD.

   Z upływem czasu pogłębione badania nad technologią kodowania DSD dokonały postępu. Technologia FPGA również znacznie się rozwijała. Dlatego też technologia podnoszenia częstotliwości DSD z 2,8224 MHz na wyższe wartości stała się dostępna. Pozwala to na dokładniejszy proces DA po podniesieniu częstotliwości. Jednocześnie, ze względu na zwiększenie częstotliwości szumów poza pasmem, można je łatwo odfiltrować. Na podstawie tych warunków postanowiliśmy rozpocząć badania i rozwijanie algorytmu do podnoszenia częstotliwości DSD.

2. **Historia badań i rozwoju**

   Technologia DSD jest technologią komercyjną, dlatego trudno jest znaleźć publicznie dostępne informacje. Po kilku latach wysiłku zgłębiliśmy podstawową teorię DSD i stworzyliśmy unikalny algorytm pozwalający na osiągnięcie wysokiej precyzji podnoszenia częstotliwości. Jednocześnie wprowadziliśmy kompleksowe innowacje w strukturze zegara, tworząc dwie unikalne technologie: "synchroniczny bezpośredni zegar" i "blokowanie zegara".

   Obwód analogowy jest kluczowym elementem DAC. Zalety części cyfrowej muszą polegać na obwodzie analogowym. Jedno odchylenie w części analogowej wystarczy, aby zniwelować trzy zalety części cyfrowej. Zespół badawczo-rozwojowy DSDAC1.0 poświęcił prawie rok na projektowanie architektury obwodu części analogowej, co oznaczało ponad 20 prób. Po długim okresie dostosowań dsdac1.0 osiągnął poziom referencyjnego DAC.

3. **Technologia podstawowa**

   Wysoko precyzyjny algorytm podnoszenia częstotliwości stanowi rdzeń DSDAC1.0. Choć istnieje wiele sposobów na zwiększenie częstotliwości, to algorytm podnoszenia częstotliwości o wysokiej precyzji jest złożonym problemem matematycznym, a nie problemem technicznym. Technologia podnoszenia częstotliwości pozwala nie tylko na szersze zastosowanie DSD, ale także czyni DSDAC1.0 wiodącym DAC audio.

   Technologia synchronicznego bezpośredniego zegara: Zegar femtosekundowy wewnątrz DSDAC1.0 jest przesyłany bezpośrednio do rejestratora przesunięć, bez żadnych pośrednich konwersji. Dzięki temu wydajność zegara femtosekundowego jest bezpośrednio odzwierciedlana w analogowym wyjściu. Ta technologia różni się od korzyst

ania z zewnętrznego zegara femtosekundowego i wbudowanego oscylatora kwarcowego femtosekundowego. Użycie zegara zewnętrznego i wbudowanego oscylatora kwarcowego może działać jedynie jako źródło zegara, które musi być dzielone przez dzielnik częstotliwości. W ten sposób powstaje duży jitter addytywny, który zmienia zegar femtosekundowy w pikosekundy. Zegar DSDAC1.0 może być przesyłany do rejestru przesunięć bezpośrednio, bez dzielnika częstotliwości, co stanowi zaawansowaną technologię zastosowań zegara.

   Blokada zegara: Oznacza to, że zegar z urządzeń przedwzmacniacza jest odrzucany, a DSDAC1.0 używa tylko zegara lokalnego. W ten sposób zegar urządzeń przedwzmacniacza, takich jak gramofon cyfrowy, odtwarzacz CD i interfejs cyfrowy, nie będzie już wpływał na wydajność DAC. Jeśli dane są poprawne, nie ma różnicy w żadnym źródle cyfrowym. Ta technologia stanowi marzenie o audio cyfrowym. Blokada zegara to proces synchronizacji, a nie ASRC, który ma negatywny wpływ na jakość dźwięku. Rozwiązuje to problem zegara, który od dłuższego czasu dręczył dziedzinę audio cyfrowego.

   DSDAC1.0 posiada zaawansowany interfejs USB i może odbierać źródło DSD w trybie natywnym. Jako DAC DSD, odbieranie źródła DSD jest niezbędną funkcją. DSDAC1.0 posiada dwie metody wprowadzania źródła DSD: jedna pozwala na wprowadzanie dsd64 za pośrednictwem SPDIF w trybie DOP, a druga pozwala na wprowadzanie dsd512 za pośrednictwem USB w trybie natywnym. Układ XU208 firmy XMOS wewnątrz DSDAC1.0 posiada funkcję izolacji masowej, dzięki czemu zakłócenia z przodu źródła cyfrowego można prawie całkowicie izolować. Dostosowaliśmy specjalny sterownik od firmy XMOS, aby umożliwić DSDAC1.0 odbieranie źródła dsd512 w trybie natywnym.

4. **Parametry funkcjonalne**

   - Częstotliwość próbkowania SPDIF: PCM 192 kHz / dop64 (AES, światłowód, koaksjalny, BNC)
   - Częstotliwość próbkowania USB: pcm384 / dsd512 (natywnie)
   - Interfejs wyjściowy: jeden XLR i jeden RCA
   - Poziom wyjścia: 5,0 V RMS (XLR), 2,5 V RMS (RCA)
   - Zakres regulacji głośności: -70 dB ~ 0 dB
   - Wymiary ogólne: 430 * 360 * 100 mm
   - Waga netto: 10,6 kg
   - Waga brutto: 13,3 kg